新思科技攜手臺積公司助力萬億晶體管時代的人工智能和多芯片系統(tǒng)設計

經(jīng)過優(yōu)化的 EDA 和 IP 全面解決方案為臺積公司 N2 和 A16 工藝帶來強化的計算性能、功耗和工程生產(chǎn)力

摘要：

• 由Synopsys.ai賦能、可投入生產(chǎn)的人工智能驅(qū)動EDA流程面向N2工藝可實現(xiàn)全球領先的結(jié)果質(zhì)量，并加速科技行業(yè)領導者的設計節(jié)點遷移

• 在臺積公司的A16工藝上開發(fā)全新背側(cè)電源交付功能，以實現(xiàn)高效的電源分配和系統(tǒng)性能

• 新思科技攜手臺積公司和Ansys聯(lián)合開發(fā)支持CoWoS互聯(lián)封裝的多物理場流程，以應對熱和電源完整性挑戰(zhàn)

• 新思科技 3DSO.ai可提供人工智能驅(qū)動的系統(tǒng)設計分析，支持臺積公司3DFabric技術并實現(xiàn)行業(yè)領先的結(jié)果質(zhì)量

• 面向臺積公司先進節(jié)點上開發(fā)的全新40G UCIe、HBM4和3DIO IP優(yōu)化了延遲、功耗、性能和面積

加州桑尼維爾2024年10月8日 /美通社/ -- 新思科技（納斯達克股票代碼：SNPS）近日宣布，與臺積公司深化合作，面向臺積公司的先進工藝和3DFabric技術提供全球領先的 EDA和IP解決方案，持續(xù)加速人工智能和多芯片系統(tǒng)設計的創(chuàng)新。人工智能應用對計算能力的迫切需求要求半導體技術加速創(chuàng)新。新思科技和臺積公司已經(jīng)緊密合作數(shù)十年，推動業(yè)界領先的Synopsys.ai?賦能、人工智能驅(qū)動EDA全面解決方案和2.5/3D多芯片架構(gòu)遷移完整解決方案的發(fā)展，為未來十億至萬億晶體管的人工智能芯片設計鋪平了道路。

臺積公司生態(tài)系統(tǒng)與聯(lián)盟管理部門負責人Dan Kochpatcharin表示：“臺積公司很高興能與新思科技合作，針對基于臺積公司先進工藝和3DFabric技術的人工智能設計的嚴苛計算需求，開發(fā)領先的EDA和IP解決方案。近期，我們和新思科技在人工智能驅(qū)動的EDA套件和經(jīng)過硅驗證的IP方面的合作成果，幫助我們的共同客戶顯著提高了生產(chǎn)力，并為先進的人工智能芯片設計提供了出色的性能、功耗和面積。”

新思科技EDA產(chǎn)品管理高級副總裁Sanjay Bali表示：“幾十年來，新思科技一直與臺積公司緊密合作，面向臺積公司各代先進節(jié)點提供任務關鍵型EDA和IP解決方案。這種合作關系有助于幫助我們的共同客戶在萬物智能時代加速創(chuàng)新，推動半導體設計的未來發(fā)展。我們正在共同突破技術的界限，不斷實現(xiàn)性能、能效和工程生產(chǎn)力方面的突破性進展?！?/p>

新思科技人工智能驅(qū)動的EDA設計流程提高PPA和工程生產(chǎn)力
諸多全球領先科技企業(yè)已采用Synopsys.ai賦能、人工智能驅(qū)動的EDA流程，在N2工藝上進行先進的芯片設計。

聯(lián)發(fā)科公司副總裁吳慶杉表示：“新思科技經(jīng)過認證的Custom Compiler和PrimeSim解決方案提高了性能和生產(chǎn)率，讓我們的開發(fā)者能夠滿足在臺積公司N2工藝上進行高性能模擬設計的芯片需求。擴大與新思科技的合作，使我們能夠充分利用其人工智能驅(qū)動流程的全部潛力，加快我們的設計遷移和優(yōu)化工作，改善向多個垂直領域交付業(yè)界領先SoC所需的流程?！?/p>

此外，新思科技正在與臺積公司合作，在新思科技數(shù)字設計流程中開發(fā)針對臺積公司A16 工藝的全新背側(cè)布線功能，以解決電源分配和信號布線問題，從而實現(xiàn)設計性能效率和密度優(yōu)化?？苫ゲ僮鞯墓に囋O計工具包（iPDK）和新思科技IC Validator? 物理驗證運行集可供開發(fā)團隊處理日益復雜的物理驗證規(guī)則，并高效地將設計過渡到臺積公司N2技術。

為了進一步加速芯片設計，新思科技和臺積公司通過臺積公司的云認證，在云上啟用新思科技的EDA工具，為雙方客戶提供云就緒的EDA工具，這些工具可提供精確的結(jié)果質(zhì)量，并與臺積公司先進的工藝技術無縫集成。新思科技的云認證工具包括綜合、布局布線、靜態(tài)時序和功率分析、晶體管級靜態(tài)時序分析、定制實現(xiàn)、電路仿真、EMIR分析和設計規(guī)則檢查。

EDA全面解決方案推動多芯片創(chuàng)新 
新思科技、Ansys和臺積公司持續(xù)深化合作，基于自身的全球領先解決方案，通過全面的系統(tǒng)分析流程應對多芯片設計所面臨的復雜的多物理挑戰(zhàn)。這一全新流程是基于新思科技 3DIC Compiler統(tǒng)一的架構(gòu)探索到簽核平臺，集成了3DSO.ai和針對數(shù)字和3D集成電路的Ansys RedHawk-SC?電源完整性簽核平臺，增強了熱分析和電壓降感知時序分析。新思科技3DIC Compiler是經(jīng)臺積公司認證的平臺，可支持3Dblox以及臺積公司的3DFabric，其中包括TSMC-SoIC®（系統(tǒng)集成芯片）和CoWoS封裝技術。

Ansys半導體、電子和光學業(yè)務副總裁兼總經(jīng)理John Lee表示: “我們與新思科技、臺積公司的合作體現(xiàn)了我們共同致力于推動創(chuàng)新和實現(xiàn)人工智能和多芯片設計的未來。我們正在共同應對多芯片架構(gòu)中固有的多物理挑戰(zhàn)，幫助我們的共同客戶在新思科技全新的設計環(huán)境中實現(xiàn)芯片、封裝和系統(tǒng)級效應的黃金簽核精度。

利用經(jīng)硅片驗證的IP降低風險
新思科技全面的多芯片測試解決方案，可與新思科技UCIe和HBM3 IP一同使用，確保多芯片封裝在制造測試和現(xiàn)場過程中的健康狀況。通過與臺積公司合作，新思科技利用臺積公司的CoWoS內(nèi)插技術，開發(fā)了一款測試芯片，全面支持測試、監(jiān)控、調(diào)試和修復功能。診斷、可追溯性和任務模式信號完整性監(jiān)控可實現(xiàn)設計中、試運行中、生產(chǎn)中和現(xiàn)場優(yōu)化，以達到預測性維護等目的。用于UCIe PHY的監(jiān)控、測試和修復(MTR) IP可在芯粒、芯粒到芯粒接口和多芯粒封裝層面提供可測試性。

新思科技UCIe和HBM3 IP解決方案在N3E和N5工藝技術上取得了多項硅成功，加速了IP集成并最大限度地降低了風險。新思科技全新開發(fā)的UCIe IP工作速率高達40G，無需增加面積即可實現(xiàn)最大帶寬和能效，而HBM4和3DIO IP解決方案則加速了臺積公司先進工藝上3D堆疊芯片的異構(gòu)集成。

更多內(nèi)容：

• LinkedIn 文章：新思科技攜手臺積公司，基于臺積公司的CoWoS技術成功實現(xiàn)多芯片設計測試芯片的流片

關于新思科技
新思科技（Synopsys, Inc.，納斯達克股票代碼：SNPS）一直致力于加速萬物智能時代的到來，為全球創(chuàng)新提供值得信賴的、從芯片到系統(tǒng)的全面設計解決方案，涵蓋電子設計自動化（EDA）、半導體 IP 以及系統(tǒng)和芯片驗證。長期以來，我們與半導體公司和各行業(yè)的系統(tǒng)級客戶緊密合作，助力其提升研發(fā)力和效能，為創(chuàng)新提供源動力，讓明天更有新思。如需了解更多信息，請訪問 www.synopsys.com/zh-cn。

編輯部聯(lián)系人 
Wanfang Hong
新思科技 
wanfang@synopsys.com